CMOS Vs CCD. Chi è il Vincitore per i Sensori di Immagine?

Le tecnologie dei sensori d’immagine CCD e CMOS sono state inventate tra la fine degli anni ’60 e l’inizio degli anni ’70. All’epoca, le prestazioni dei CMOS erano limitate dalla tecnologia litografica disponibile, consentendo ai CCD di dominare per i successivi 25 anni.

L’argomentazione originaria emersa una decina di anni fa a favore ei sensori di immagine CMOS come concorrenti della tecnologia CCD si basava generalmente su diverse idee:

La litografia e il controllo dei processi di fabbricazione dei CMOS avevano raggiunto livelli che presto avrebbero permesso alla qualità delle immagini dei sensori CMOS di rivaleggiare con quella dei CCD.
Integrazione di funzioni complementari sullo stesso die del sensore di immagine, per creare funzionalità di camera-on-a-chip o system-on-a-chip.
Riduzione del consumo energetico.
Riduzione delle dimensioni del sistema di imaging, grazie all’integrazione e alla riduzione del consumo energetico.
La possibilità di utilizzare le stesse linee di produzione CMOS per la fabbricazione di dispositivi logici e di memoria tradizionali, con conseguenti economie di scala per la produzione di imager CMOS.
Il funzionamento con un’unica alimentazione.

Alcune previsioni si sono rivelate vere. Altre sono cambiate con l’evolversi del panorama tecnologico. Scopriamo in dettaglio nei prossimi paragrafi.

Fig. 1 CCDs move photogenerated charge from pixel to pixel and convert it to the voltage at an output node. CMOS imagers convert charge to voltage inside each pixel. — CCDs move photogenerated charge from pixel to pixel and convert it to the voltage at an output node. CMOS imagers convert charge to voltage inside each pixel.

Una strada diritta per i CCD

La tecnologia CCD ha subito progressi incrementali nella progettazione dei dispositivi, nei materiali e nella tecnologia di fabbricazione. I sensori CCD hanno aumentato costantemente l’efficienza quantica, diminuito la corrente di buio e le dimensioni dei pixel, ridotto le tensioni operative (dissipazione di potenza) e migliorato la gestione dei segnali. Inoltre, i circuiti che li accompagnano sono diventati più integrati, rendendo i CCD più facili da usare e consentendo un time to market più rapido. Oggi i CCD offrono prestazioni migliori con meno potenza rispetto ad anni fa.

Una strada tortuosa piu per i CMOS

Rispetto ai CCD, i recenti progressi della tecnologia CMOS sono stati più rapidi, ma anche più turbolenti. Probabilmente, il cammino verso il miglioramento delle prestazioni dei sensori CMOS è iniziato con il miglioramento del fattore di riempimento.

Il desiderio di prestazioni e flessibilità nell’architettura dei pixel è in competizione con la quantità di spazioriservato al rilevamento delal luce in ogni pixel . Infatti i sensori CMOS richiedono generalmente un certo numero di transistor otticamente insensibili in ogni pixel che ne degradano le performance.

L’avanzamento della tecnologia litografica per migliorare il fattore di riempimento e la sensibilità ottica ha aumentato l’opportunità di integrazione digitale sul chip, poiché i transistor più piccoli riducono sia la dissipazione di potenza sia le dimensioni della matrice necessaria per le funzioni del circuito integrato.

Tuttavia, la dipendenza della tecnologia CMOS dai progressi della litografia ha avuto un prezzo. La litografia progressivamente più densa ha aumentato i costi di sviluppo. Inoltre, sebbene le dimensioni ridotte dei transistor facilitino l’integrazione digitale, l’integrazione spesso aumenta la complessità del progetto più rapidamente della produttività.

L’integrazione digitale su chip può portare con sé problemi di accoppiamento del rumore, con i transienti di commutazione che introducono rumore nei percorsi dei segnali analogici e anche in alcuni digitali. L’accoppiamento di rumore dell’integrazione digitale può entrare in conflitto con la “qualità del sensore”. La complessità della progettazione, la durata del ciclo di progettazione e il rumore hanno spesso fatto sì che l’integrazione digitale non sia stata in grado di sfruttare appieno la traiettoria litografica dei sensori di immagine CMOS.

Una sfida più significativa e inevitabile della progettazione di sensori deep submicron in sensori CMOS è rappresentata dalla parte analogica del circuito integrato. Quando la tecnologia di fabbricazione microelettronica diventa più densa, le prestazioni del circuito analogico ne risentono. Per le tecnologie da 0,25 um e inferiori, le tensioni di alimentazione scendono dai livelli di 5 V, introducendo vincoli sulla gamma dinamica ai livelli di segnale rilevanti per la maggior parte dei sensori di immagine. Al di sotto di 0,35 um, anche la linearità delle prestazioni dei transistor tende a diminuire.

La diminuzione della linearità e della gamma dinamica si combina con l’erosione della precisione dei circuiti analogici. Altre complicazioni delle prestazioni analogiche, come la corrente di dispersione e i problemi di adattamento dei circuiti complementari, possono sorgere con tecnologie di fabbricazione sempre più dense. Per contrastare il declino delle prestazioni analogiche nei CMOS sub-micronici profondi è stato necessario un cambiamento significativo nella progettazione di sensori e circuiti. Tuttavia, poiché esistevano pochi precedenti rilevanti per la progettazione di circuiti ad alte prestazioni assistiti digitalmente in altre applicazioni, ci sono voluti diversi anni per sviluppare architetture analogiche assistite digitalmente che abbracciassero pienamente tutte le forze in competizione tra progettazione, prestazioni elettro-ottiche e fabbricazione dei sensori di immagine CMOS.

Processo di fabbricazione

Il processo di fabbricazione è un aspetto determinante per le prestazioni dei sensori CMOS e si è evoluto notevolmente. Dall’idea iniziale di riutilizzare o adattare leggermente i processi logici o di memoria standard, si è passati a un percorso iterativo verso l’ottimizzazione dei processi dei sensori CMOS a pixel.

Queste tecnologie di processo sono spesso diventate complesse in termini di numero di strati di maschere e di fasi di processo per soddisfare tutti i requisiti concorrenti. Lo spostamento dei sensori di immagine CMOS dai processi di fabbricazione di memorie o logiche standard è iniziato con le modifiche ai silicidi e ai dielettrici per migliorare la compatibilità ottica. Ulteriori modifiche sono state apportate per:

Ridurre l’altezza dello stack ottico e migliorarne la struttura, migliorando così l’efficienza quantica, la qualità dell’immagine fuori asse e la fedeltà cromatica.
Introdurre impianti di pixel e regioni di deplezione profonde per controllare le prestazioni del fotodiodo e dell’interfaccia Si-SiO2, influenzando la corrente di dispersione (dark) e il ritardo dell’immagine.
Gestione simultanea delle proprietà dei transistor analogici e digitali e delle interconnessioni.

L’ottimizzazione del processo in ogni nodo litografico richiede tipicamente la sperimentazione e la messa a punto con reticoli e silicio reali, non solo in un ambiente di simulazione. Il costo considerevole dell’ottimizzazione dei processi nella produzione di sensori di immagine CMOS ha spostato il vantaggio verso i produttori con fonderie vincolate. Alcuni operatori “fab-less” hanno avuto successo, ma sono molto più numerose le storie di successo basate sulle fabbriche.

Per le aziende che dispongono di una fabbrica è stato più facile personalizzare il processo di fabbricazione, perché sono state in grado di mantenere l’attenzione degli ingegneri di processo delle fonderie. I modelli aziendali basati su fab e quelli senza fab continueranno ad avere un ruolo valido nello sviluppo e nella produzione di sensori CMOS. Tuttavia, l’idea originaria di una facile migrazione della produzione da una fabbrica CMOS all’altra ha lasciato il posto a un rapporto molto più coeso e adattato con una particolare fonderia, simile a quello visto nel settore dei CCD.

Tecnologia CCD e CMOS

Per raggiungere i livelli di prestazioni necessari per una serie di applicazioni ad alto volume, la tecnologia di progettazione e fabbricazione dei pixel dei sensori CMOS è oggi più simile a quella dei CCD di quanto molti avessero previsto. L’integrazione e la dissipazione di potenza sono vantaggi decisivi della tecnologia CMOS, mentre i CCD mantengono una maggiore capacità di adattamento e di prestazioni a costi contenuti. Contrariamente alle previsioni iniziali, i costi dei wafer lavorati si sono rivelati un vantaggio meno automatico per i CMOS.

Le dimensioni dei wafer, le economie di scala e i modelli di costo specifici delle fonderie possono tuttavia essere fattori importanti che favoriscono una tecnologia rispetto all’altra. Indipendentemente dalle dimensioni del wafer, la necessità di passare a una tecnologia submicronica più profonda per il CMOS, per il fattore di riempimento e per altre ragioni, ha fornito un controllo del processo e una pulizia durante la fabbricazione (rispetto a processi di fabbricazione meno avanzati) che possono migliorare la resa, in particolare per i sensori di grande area. La tecnologia CCD non dipende dalla litografia per le sue prestazioni come la tecnologia CMOS.

In generale, il raggiungimento di una differenziazione delle prestazioni specifiche per l’applicazione costa meno con la tecnologia CCD che con la CMOS, sia nella progettazione del sensore che nel processo di fabbricazione. Il CMOS ha mantenuto le sue promesse di integrazione, bassa dissipazione di potenza e capacità di alimentazione a singola tensione, e l’intensa attività di progettazione iterativa dei processi e dei dispositivi ha portato a un’elevata qualità delle immagini. Il costo di produzione per unità di silicio lavorato non favorisce fortemente una tecnologia rispetto all’altra (come si pensava inizialmente).

L’ampia ingegneria di processo e il numero di fasi di fabbricazione per portare la qualità delle immagini CMOS a livelli paragonabili a quelli dei CCD hanno richiesto una lavorazione dei wafer molto più costosa di quanto inizialmente previsto. Il costo è spesso influenzato più fortemente dall’economia aziendale e dalle motivazioni competitive di una particolare fonderia, piuttosto che dalla scelta della tecnologia stessa.

Le dimensioni dei wafer utilizzati per la produzione di sensori di immagine CMOS e CCD tendono ad essere molto diverse, e le dimensioni dipendono dal fatto che un produttore sia basato o meno su una fabbrica e che stia adattando un impianto di produzione di logica o di memoria già ammortizzato. Per la produzione di wafer da 200 mm di sensori di immagine CMOS sono più spesso disponibili fonderie di terzi, mentre la produzione delle fonderie di CCD avviene spesso su linee di wafer da 150 mm. La produzione in proprio di CMOS e CCD avviene su linee da 150, 200 e 300 mm.

Una dimensione maggiore del wafer riduce il costo della manodopera per unità di superficie di silicio lavorata. Pertanto, la disponibilità di wafer di dimensioni maggiori per CCD o CMOS può essere un fattore determinante per l’economia complessiva della produzione. Il costo di produzione dell’uno o dell’altro dipende anche dal tipo di lavorazione dei wafer disponibile e dalla possibilità che i volumi di produzione dei sensori a valle sostengano i costi di sviluppo iniziali.

CMOS imagers can be fabricated with more “camera” functionality on the chip. This offers advantages in size and convenience.

Initial Prediction for CMOS	Twist	Outcome CMOS vs. CCD
Equivalence to CCD in image performance	Required much greater process adaptation and deeper submicron lithography than initially thought	High performance is available in both technologies today, but with higher development cost in most CMOS than CCD technologies
On-chip circuit integration	Longer development cycles, increased cost, trade-offs with noise, flexibility during operation	Greater integration in CMOS than CCD, but companion ICs still often required with both
Economies of scale from using mainstream logic and memory foundries	Extensive process development and optimization required	Legacy logic and memory production lines are commonly used for CMOS imagerproduction today, but with highly adapted processes akin to CCD fabrication
Reduced power consumption	Steady progress for CCDs diminished the margin of improvement for CMOS	CMOS ahead of CCDs
Reduced imaging subsystem size	Optics, companion chips and packaging are often the dominant factors in imaging subsystem size	Comparable