La couche épitaxiale dans les capteurs CMOS : quelles performances ?

4 min read

Les capteurs à pixels actifs monolithiques CMOS (MAPS) sont des dispositifs de suivi de particules chargées qui intègrent, sur le même substrat de silicium, un élément détecteur sensible au rayonnement et son électronique de lecture frontale (front-end). Leur conception repose sur des outils de CAO standards de microélectronique, et leur fabrication sur des procédés CMOS commerciaux submicroniques ou submicroniques profonds modernes.

Une fois fabriqué, le dispositif est directement utilisable, sans recourir à un post-traitement complexe et coûteux tel que le bump-bonding. À l’origine, tous les prototypes de capteurs à pixels monolithiques étaient réalisés à partir d’une version du procédé CMOS fournissant un substrat de type épitaxial. Dans ce type de substrat, une fine couche épitaxiale de silicium faiblement dopée p (~10 μm) est déposée sur une structure de support épaisse (~500 μm) fortement dopée p++.

Au-dessus de la couche épitaxiale sont formées des structures de caissons n+ et p+, offrant une surface pour l’implantation des transistors CMOS (Fig. 1). En conséquence, après avoir traversé une certaine épaisseur de matériau, le faisceau incident présente une divergence supérieure à la divergence initiale.

Coupe transversale de plaquettes de silicium utilisées pour la fabrication de capteurs à pixels monolithiques CMOS. À gauche, la structure d’une plaquette de type épitaxial. À droite, la plaquette non épitaxiale à haute résistivité.

Dans la mise en œuvre originale des MAPS, cette couche épitaxiale sert de volume sensible au rayonnement du détecteur, une diode Nwell/Pepi faisant office d’élément collecteur de charge [1]. Le détecteur n’est que partiellement déserté au voisinage de la jonction Nwell/Pepi (1-2 μm de profondeur), de sorte que la charge est collectée principalement par un mécanisme de diffusion thermique. Cependant, en raison du profil de dopage particulier (substrat P++/épitaxie P/caisson P+), il existe un minimum de potentiel au milieu de l’épitaxie, qui limite l’étalement spatial des électrons diffusants créés par l’absorption du rayonnement.

Ces électrons ne peuvent se déplacer que dans le plan parallèle à la surface et sont rapidement collectés lorsqu’ils passent à proximité de la jonction de la diode collectrice, avec un temps de collecte typique de l’ordre de 100 ns. Le volume actif du détecteur est limité en profondeur à la seule couche épitaxiale, en raison de la faible durée de vie des porteurs de charge à l’intérieur d’un substrat p++.

La quantité totale de charge disponible créée par une particule au minimum d’ionisation incidente ne s’élève donc qu’à quelques centaines d’électrons seulement, pour une épaisseur d’épitaxie typique de l’ordre de 10 μm. Plusieurs procédés CMOS épitaxiaux ont été utilisés par le passé, conférant aux MAPS des performances de suivi des MIP tout à fait remarquables.

Ces dernières années, un nombre croissant de MAPS sont fabriqués à partir d’une couche non épitaxiale et d’un substrat à haute résistivité. La coupe transversale d’un tel substrat est présentée en Fig. 1. Dans ce cas, une plaquette de silicium de support est dopée p de manière uniforme et est directement utilisée telle quelle pour l’implantation des caissons n et p.

Il n’existe aucun minimum de potentiel dans le volume, ce qui laisse prévoir un étalement de charge plus important. Contrairement au substrat de type épitaxial, la région sensible n’a pas de limite nette en profondeur, et cet effet augmente la quantité totale de charge collectée sur la diode caisson n/substrat p, compensant ainsi un étalement plus large.