Strato epitassiale nei sensori CMOS: effetti su prestazioni e progettazione

Cos'è lo strato epitassiale e come incide sulla tecnologia e la progettazione dei sensori CMOS.

3 min di lettura

I sensori CMOS monolitici a pixel attivi (MAPS) sono dispositivi di tracciamento delle particelle cariche che integrano sullo stesso substrato di silicio un elemento rivelatore sensibile alla radiazione e la relativa elettronica di lettura front-end. Per la progettazione si utilizzano i normali strumenti CAD della microelettronica, mentre per la fabbricazione si impiegano moderni processi CMOS commerciali submicronici o deep submicron.

Dopo la produzione, il dispositivo è direttamente pronto all’uso, senza bisogno di alcuna post-elaborazione complessa e costosa come il bump-bonding. Inizialmente tutti i prototipi di sensori a pixel monolitici venivano fabbricati utilizzando una versione del processo CMOS che fornisce un substrato di tipo epitassiale. In questo tipo di substrato, un sottile (~10 μm) strato epitassiale di silicio leggermente drogato di tipo p viene fatto crescere su una struttura di supporto spessa (~500 μm) fortemente drogata p++.

Sopra lo strato epitassiale vengono realizzate strutture di well n+ e p+, che forniscono la superficie per l’impiantazione dei transistor CMOS (Fig. 1). Di conseguenza, il fascio incidente, dopo aver attraversato uno strato di materiale, presenta una divergenza maggiore di quella iniziale.

Fig. 1: sezione trasversale di wafer di silicio utilizzati per la fabbricazione di sensori CMOS monolitici a pixel attivi. A sinistra è mostrata la struttura del wafer di tipo epitassiale. A destra è presentato il wafer non epitassiale, ad alta resistività.

Nell’implementazione originale dei MAPS, questo strato epitassiale viene utilizzato come volume sensibile alla radiazione del rivelatore, con un diodo Nwell/Pepi che funge da elemento di raccolta della carica [1]. Il rivelatore è solo parzialmente svuotato in prossimità della giunzione Nwell/Pepi (1-2 μm di profondità), per cui la carica viene raccolta principalmente tramite un meccanismo di diffusione termica. Tuttavia, a causa del particolare profilo di drogaggio (P++substrate/P-epi/P+well), è presente un minimo di potenziale al centro dell’epitassia che limita la diffusione volumetrica degli elettroni generati dall’assorbimento della radiazione.

Questi elettroni possono muoversi solo lungo il piano parallelo alla superficie e vengono rapidamente raccolti quando passano vicino alla giunzione del diodo di raccolta, con un tempo di raccolta tipico dell’ordine di 100 ns. Il volume attivo del rivelatore è limitato in profondità al solo strato epitassiale, a causa della breve vita media dei portatori di carica minoritari all’interno di un substrato p++.

Di conseguenza, la carica totale disponibile creata da una particella al minimo di ionizzazione incidente ammonta a poche centinaia di elettroni, per uno spessore epitassiale tipico dell’ordine di 10 μm. In passato sono stati utilizzati diversi processi CMOS epitassiali, che hanno garantito ai MAPS prestazioni di tracciamento MIP piuttosto notevoli.

Negli ultimi anni un numero crescente di MAPS viene fabbricato utilizzando uno strato non epitassiale e un substrato ad alta resistività. La sezione trasversale di questo tipo di substrato è mostrata in Fig. 1. In questo caso un wafer di silicio di supporto è uniformemente drogato di tipo p ed è utilizzato direttamente come tale per l’impiantazione dei well n e p.

Non è presente alcun minimo di potenziale nel bulk, per cui è prevista una maggiore dispersione della carica. A differenza del substrato di tipo epitassiale, la regione sensibile non ha un limite netto in profondità, e questo effetto aumenta la quantità totale di carica raccolta sul diodo nwell/psubstrate, compensando così una dispersione maggiore.

Bibliografia

  1. D. Passeri et al., Characterization of CMOS Active Pixel Sensors for particle detection: beam test of the four sensors RAPS03 stacked system, Nucl. Instr. and Meth. A 617 (2010) 573–575
  2. D.Passeri,et al. Tilted CMOS Active Pixel Sensors for Particle Track Reconstruction, IEEE Nucl. Sci. Symp. Conf. Rec. NSS09 (2009) 1678. July 2006.
  3. L. Servoli et al. . Use of a standard CMOS imager as position detector for charged particles , Nucl. Instr. and Meth. A 215 (2011) 228-231, 10.1016/j.nuclphysbps.2011.04.016
  4. D. Biagetti et al. Beam test results for the RAPS03 non-epitaxial CMOS active pixel sensor, Nucl. Instr and Meth A 628 (2011) 230–233
  5. S. Meroli , Silicon pixel detectors for high precision measurements, PhD Thesis, Universita di Perugia, Italy (2012)

Cita questo articolo

Stile di citazione

Piro, V. (2026, 10 ottobre). Strato epitassiale nei sensori CMOS: effetti su prestazioni e progettazione. ScienceShot. https://scienceshot.com/it/post/strato-epitassiale-sensori-cmos

Piro, Viros. “Strato epitassiale nei sensori CMOS: effetti su prestazioni e progettazione.” ScienceShot, 10 ott. 2026, scienceshot.com/it/post/strato-epitassiale-sensori-cmos.

Piro, Viros. “Strato epitassiale nei sensori CMOS: effetti su prestazioni e progettazione.” ScienceShot, 10 ottobre 2026. https://scienceshot.com/it/post/strato-epitassiale-sensori-cmos.

@online{scienceshot-strato-epitassiale-sensori-cmos-2026,
  author       = {Piro, Viros},
  title        = {{Strato epitassiale nei sensori CMOS: effetti su prestazioni e progettazione}},
  organization = {ScienceShot},
  date         = {2026-10-10},
  year         = {2026},
  url          = {https://scienceshot.com/it/post/strato-epitassiale-sensori-cmos}
}
Condividi

Get the weekly brief

Sourced analysis of data-centre engineering and regulation, every Monday. No spam, unsubscribe any time.

Viros Piro
Viros Piro

Evangelista della scienza, amante dell'arte

Articoli: 183